PIMCA: مسرّع حوسبة قابل للبرمجة في الذاكرة لكفاءة الطاقة في استنتاج الشبكات العصبية العميقة

تقدم هذه المقالة مسرّع حوسبة قابل للبرمجة في الذاكرة (PIMCA) لاستنتاج الشبكات العصبية العميقة منخفضة الدقة (1-2 بت). تحتوي خلية البت المخصصة 10T1C في ماكرو الحوسبة في الذاكرة (IMC) على أربعة ترانزستورات إضافية ومكثف واحد لأداء عملية الضرب والتجميع المعتمدة على الربط السعوي (MAC) في مجال الإشارات المختلطة التماثلية (AMS). يمكن لماكرو يحتوي على 256 من خلايا 128 بت تفعيل جميع الصفوف في نفس الوقت، ونتيجة لذلك، يمكنه إجراء عملية ضرب المصفوفة في الدورة الواحدة. يدمج PIMCA 108 من هذه ماكرو ذاكرة الوصول العشوائي الثابتة (SRAM) من نوع IMC مع أنبوب ذو ست مراحل مخصص ومعمارية مجموعة تعليمات (ISA) مخصصة لدعم البرمجة على مستوى التعليمات. تُغذى نتائج ماكرو IMC إلى معالج SIMD (تعليمات مفردة بيانات متعددة) لأغراض حسابية أخرى مثل تراكم المجموع الجزئي، أقصى تجمع، وظائف التنشيط، وما إلى ذلك. لاستخدام مسار IMC وSIMD بشكل فعال، نقوم بتخصيص ISA خاصةً من خلال إضافة دعم للحلقات البرمجية، مما يقلل حجم البرنامج بنسبة تصل إلى 73%. تم تصنيع المسرّع في تكنولوجيا 28 نانومتر، ويدمج إجمالي 3.4 ميغابايت من SRAM IMC و1.5 ميغابايت من SRAM تفعيل تجارية، مما يبرهن على أنه أحد أكبر المسرّعات من نوع IMC حتى الآن. يحقق الكفاءة الطاقية على مستوى النظام بمعدل 437 TOPS/W وسرعة تدفق قصوى تبلغ 49 TOPS عند تردد ساعة 42 ميغاهيرتز وإمداد 1 فولت لبيانات VGG9 وResNet-18 على مجموعة بيانات CIFAR-10.