Key points are not available for this paper at this time.
في هذا البحث، تعد خوارزمية الكشف عن حواف سوبل التقليدية لحساب تدرّج القالب الأقل وعملية الضرب مستهلكة للوقت، مما يؤدي إلى تعقيد الكشف عن حواف الصورة بشكل غير واضح وسرعة معالجة بطيئة، يقترح هذا البحث طريقة لزيادة تدرّج القالب وتغيير طريقة الضرب الجديدة للتدرّج. تعتمد خوارزمية الكشف عن حواف سوبل على طريقة جديدة لحساب التدرّج تستند إلى تكنولوجيا FPGA، والاستفادة من قدرة المعالجة المتوازية والموثوقية العالية والمرونة وإعادة التهيئة المميزة باستخدام شريحة FPGA لإكمال تصميم خوارزمية الكشف عن الحواف المحسّنة. لحل مشكلة وضوح الخوارزمية التقليدية لسابيل وسرعة معالجة الخوارزمية للكشف عن حواف الصورة المعقدة. يستخدم هذا التصميم لغة Verilog HDL لتصميم وتنفيذ كل وحدة. يتم استخدام برنامج Quartus II 8.0 لمحاكاة النموذج وتنزيله على لوحة تطوير DE2 مع شريحة Altera EP2C35F672C6 كهدف، وأخيراً تحقيق متطلبات التصميم.
درس تشانغ وآخرون (Mon،) هذه المسألة.