محاكاة المعالج كأداة لهندسة الأداء

لقد زادت تنوع معماريات المعالجات المستخدمة في تطبيقات الحوسبة عالية الأداء (HPC) بشكل كبير خلال السنوات القليلة الماضية. من المتوقع أن يستمر هذا الاتجاه لأسباب مختلفة، بما في ذلك ظهور مجموعات تعليمات مختلفة. تشمل الأمثلة الاهتمام المتجدد بتعليمات المتجه مثل امتداد المتجه القابل للتوسع من Arm (SVE) أو RVV من RISC-V. بالنسبة لمطوري التطبيقات ومطوري البرمجيات البحثية والمهندسين المعنيين بالأداء، أدى التنوع والتركيب المتزايد للمعماريات إلى التحديات التالية: وصول محدود إلى هذه المعماريات المختلفة وتحليل السبب الجذري أكثر صعوبة في حالة وجود مشكلات في الأداء. لمعالجة هذه التحديات، نقترح الاستفادة من القدرات المحسنة بشكل كبير لمحاكيات المعالجات مثل gem5. لقد قمنا بتحسين هذه المحاكاة بإطار تحليل الأداء. نقوم بتمديد العدادات المتاحة للأداء ونقدم إمكانيات تحليل جديدة لتتبع السلوك الزمني للتطبيقات التي تعمل. تم تنفيذ خوارزمية لربط هذه الإحصائيات بمناطق معينة. تتيح ملفات الأداء الناتجة تحديد مناطق الشيفرة التي لديها إمكانية التحسين. التركيز هو على الملاحظات لمراقبة الكميات التي عادة ما تكون غير متاحة بشكل مباشر على الأجهزة الحقيقية. تم تنفيذ خوارزميات مختلفة لتحديد الاختناقات المحتملة في الأداء. يتم تقييم الإطار لأنواع مختلفة من تطبيقات HPC مثل تطبيق الديناميات الجزيئية GROMACS وLigra، الذي ينفذ خوارزمية البحث بالعرض (BFS)، ونواة من المحلّل Lattice QCD DD-αAMG.