GreyConE+: توليد اختبارات فعالة للأهداف النادرة لتصميمات FPGA HLS

لقد حولت عملية التركيب عالي المستوى (HLS) تطوير IPs الأجهزة المعقدة (HWIPs) من خلال تمكين التجريد والقابلية للتكوين عبر لغات مثل SystemC و C/C++، لا سيما للتطبيقات عالية الأداء والحوسبة السحابية المعتمدة على FPGA. تعمل HLS على تسهيل استكشاف مساحة التصميم والتحقق الوظيفي. كما أنها تسمح بالتركيب الفعال لـ IP عبر منصات FPGA مختلفة. ومع ذلك، فإنها تقدم أيضًا مخاطر أمنية، مثل الدوائر المخفية والبرمجيات الخبيثة للأجهزة التي يتم تضمينها من قبل بائعي جهات خارجية غير موثوق بهم. يمكن أن تؤدي هذه التهديدات إلى تسرب البيانات، واضطرابات في الوظائف، وأضرار بالأجهزة. تكون المخاطر مقلقة بشكل خاص في البيئات السحابية ذات العمارة المتعددة الإيجارات، حيث تعمل IPs المعتمدة على FPGA المتعددة على بنية تحتية مشتركة. يتطلب اكتشاف هذه التهديدات قبل التركيب أطر تحقق أمني قوية. يقدم هذا العمل GreyConE+، وهو إطار اختبار أمن متقدم لـ IPs HLS المعتمدة على FPGA، مصمم للكشف عن الثغرات النادرة التي غالبًا ما تتجنب طرق التحقق التقليدية. من خلال دمج العدسة الاختيارية، والفحص الرمادي، والتنفيذ المتزامن، يعزز GreyConE+ من توليد الاختبارات ويكتشف بفعالية البرمجيات الخبيثة المخفية والاختلالات الوظيفية. تظهر التقييمات على مجموعة من معايير HLS، بما في ذلك تصميمات SystemC و ML المعتمدة على C++، تغطية أعلى، وكشف أسرع للبرمجيات الخبيثة، وتقليل في الذاكرة المستخدمة، وتكاليف اختبار أقل مقارنة بالتقنيات الحالية، مما يعزز فعاليته في تأمين تصميمات HLS المعتمدة على FPGA.