La computación digital superconductora (SDC) basada en uniones de Josephson (JJs) ofrece un potencial significativo para mejorar el rendimiento de cálculo y reducir el consumo de energía en comparación con los enfoques convencionales basados en CMOS a temperatura ambiente. Las familias de lógica superconductora actuales presentan diversas características en estrategias de temporización, gestión de energía y técnicas de codificación de información. Este artículo revisa los avances recientes en métodos de computación no convencionales diseñados específicamente para circuitos digitales superconductores, enfatizando la computación temporal y las representaciones de trenes de pulsos. Las técnicas notables incluyen lógica de carrera (RL), computación de trenes de pulsos temporales (U-SFQ) y multiplicadores temporales, cada uno ofreciendo ventajas únicas de rendimiento y área adecuadas para implementaciones superconductoras. Además, este artículo revisa innovaciones en arquitecturas reconfigurables de grano grueso superconductoras (CGRA), arquitecturas de comunicación específicas en chip para superconductores, interfaces de sensores criogénicos y electrónica de control de computación cuántica. Finalmente, destacamos los desafíos de investigación que deben abordarse para facilitar la adopción generalizada de la computación digital superconductora.
Michelogiannakis et al. (Tue,) estudiaron esta cuestión.
Synapse has enriched 5 closely related papers on similar clinical questions. Consider them for comparative context: