Subsistema de frecuencia variable para un sintetizador RF de alta rendimiento de banda ancha de 15GHz con divisor de frecuencia de rango dinámico ultra amplio y sub-circuito multiplicador.

Este artículo propone un subsistema de frecuencia variable para un sintetizador RF de alta rendimiento de banda ancha de 15GHz. El subsistema integra un divisor de rango de relación de división de frecuencia de 2 a 1025 (PRERDIV), un multiplicador de frecuencia de relación de 2 a 31 (MULT), un circuito duplicador de frecuencia basado en lógica XOR (2X) y un divisor de relación de división de frecuencia de 2 a 255 (POSTRDIV) con lógica de puerta CMOS estándar para generar la frecuencia PFD apropiada (fPFD) a través de combinaciones de división y multiplicación de frecuencia. Esto asegura que fVCO no sea un múltiplo entero de fPFD, suprimiendo claramente los espurios de límite entero (IBS). El chip está fabricado con tecnología CMOS de 40 nm y cada sub-circuito se puede habilitar o deshabilitar a través de una configuración de bypass diseñada. Dado que la frecuencia de entrada es de 200MHz y la salida es de 15GHz, con cálculo equivalente, los resultados de medición muestran que el subsistema logró -150.54dBc/Hz en rendimiento de ruido de fase a 1MHz con todos los sub-circuitos habilitados, -151.18dBc/Hz a 1MHz cuando están en bypass. Los resultados también muestran que la supresión de la potencia del espurio es de al menos 8dB.