Transistor de efecto de campo vertical de electrodo en patrón: Teoría y experimento

Presentamos una investigación teórica y experimental de la nueva arquitectura del transistor de efecto de campo vertical de electrodo en patrón (PE-VFET) recientemente reportada. La investigación se centra en el papel de la arquitectura del electrodo fuente incrustado en el comportamiento del dispositivo. Las características corriente-voltage se desvelaron mediante el uso de una simulación numérica auto-consistente que resultó en pautas para la arquitectura del PE-VFET en relación con la relación de corriente On/Off, la densidad de corriente de salida y el voltaje umbral aparente. Las características de modulación de corriente se obtienen a través de la formación de contactos virtuales en las nano-características del PE (es decir, perforaciones) bajo polarización de puerta, lo que conduce a la formación de canales verticales bajo polarización de drenaje. A medida que se forma el canal vertical, las características del dispositivo cambian de limitadas por contacto a limitadas por carga espacial. La fuerza del modelo analítico se demuestra con el procedimiento de extracción de parámetros aplicado a un dispositivo PE-VFET medido fabricado utilizando litografía de copolímero de bloque y con los resultados de simulación apropiados.