Generador de corriente de sesgo totalmente programable con resolución de 24 bits por sesgo

Este artículo describe un generador de corriente de sesgo programable en chip, destinado a chips de señal mixta que requieren un amplio rango de corrientes. Los generadores individuales comparten una referencia de corriente maestra. Una interfaz digital en serie al chip controla los sesgos mediante bits cargados en un registro de desplazamiento de 24 bits. Estos bits controlan la dirección de la corriente desde un divisor de corriente. La salida del divisor de corriente sumada se refleja activamente a un voltaje de sesgo transmitido. Las mediciones de una implementación en CMOS 0.35/spl mu/ 4M-2P muestran un rango total de corriente de sesgo de más de 6 décadas (>120 dB) que varía desde unas pocas veces la corriente de desactivación hasta la corriente de referencia maestra. Para corrientes mayores que el mínimo, el generador tiene una resolución que abarca casi todo su rango de 24 bits (144dB), por ejemplo, para una corriente maestra de 10 /spl mu/A, cualquier corriente de sesgo puede variar en tan solo 0.5 pA con la salvedad de que el código no está garantizado como monótono. Cada sesgo ocupa un área de 0.026 mm/sup 2/, que es aproximadamente el 65% del pad de unión que reemplaza. La variación medida en las corrientes generadas es <10% en inversión fuerte y aproximadamente 20-30% en inversión débil.