Sobre múltiples canales de apretón de manos AER a través de enlaces bidireccionales LVDS de alta velocidad y bit-serial con control de flujo y corrección de reloj en FPGAs comerciales para sistemas neuromórficos escalables

La representación de eventos de dirección (AER) es una técnica asíncrona ampliamente utilizada para intercambiar "pulsos neuronales" entre diferentes elementos de hardware en sistemas neuromórficos. Cada neurona o célula en un chip o sistema se le asigna una dirección (o ID), que típicamente se comunica a través de un bus digital de alta velocidad, multiplexando así un número elevado de conexiones neuronales. Los enlaces AER convencionales utilizan cables físicos paralelos junto con un par de señales de apretón de manos (solicitud y reconocimiento). En este documento, presentamos una implementación completamente serial utilizando conectores SATA bidireccionales con un par de cables de señalización diferencial de bajo voltaje (LVDS) para cada dirección. La implementación propuesta puede multiplexar varios enlaces AER paralelos convencionales para cada conexión LVDS física. Utiliza técnicas de control de flujo, corrección de reloj y alineación de bytes para transmitir eventos de dirección de 32 bits de manera confiable a través de conexiones seriales multiplexadas. La configuración ha sido probada utilizando FPGAs comerciales Spartan6, alcanzando una velocidad máxima de transmisión de eventos de 75 Meps (Mega eventos por segundo) para eventos de 32 bits a una tasa de línea de 3.0 Gbps. Se proporcionarán códigos HDL completos (vhdl/verilog) y códigos de demostración de ejemplo para la plataforma SpiNNaker.