SDCNN: Un Acelerador Eficiente de Redes Neuronales Deconvolucionales Dispersas en FPGA

Las redes generativas antagónicas (GAN) han mostrado un rendimiento excelente en aplicaciones de generación de imágenes. GAN utiliza típicamente un nuevo tipo de red neuronal llamada red neuronal deconvolucional (DCNN). Para implementar DCNN en hardware, el acelerador DCNN de última generación optimiza el flujo de datos utilizando el método de conversión DCNN a CNN. Sin embargo, este método sigue requiriendo una alta complejidad computacional porque el número de mapas de características aumenta cuando se convierte de DCNN a CNN. Recientemente, la poda ha sido reconocida como una solución efectiva para reducir la alta complejidad computacional y el gran tamaño del modelo de red. En este documento, proponemos un novedoso acelerador DCNN disperso (SDCNN) que combina estos enfoques en FPGA. Primero, proponemos un nuevo flujo de datos adecuado para la aceleración de DCNN disperso mediante la transformación de bucles. Luego, introducimos una tubería de cuatro etapas para generar el modelo SDCNN. Finalmente, proponemos una arquitectura eficiente basada en el flujo de datos de SDCNN. Los resultados experimentales en DCGAN muestran que SDCNN alcanza hasta 2.63 veces la aceleración en comparación con el acelerador DCNN de última generación.