Los puntos clave no están disponibles para este artículo en este momento.
En los últimos años, la computación inexacta ha sido cada vez más considerada como uno de los enfoques más prometedores para reducir el consumo de energía en muchas aplicaciones que pueden tolerar un grado de inexactitud. Impulsada por el principio de intercambiar cantidades tolerables de precisión de la aplicación a cambio de ahorros significativos de recursos - siendo los recursos el consumo de energía, el retraso (en el camino crítico) y el área (de silicio) - este enfoque se ha limitado a ciertos dominios de aplicación. En este documento, proponemos expandir el alcance de aplicación, la tolerancia al error, así como los ahorros de energía de los sistemas de computación inexacta a través de arquitecturas de redes neuronales. Tales redes neuronales están surgiendo rápidamente como candidatos populares para aceleradores en futuras plataformas multicore heterogéneas, y tienen límites de tolerancia al error flexibles debido a su capacidad de ser entrenadas. Nuestros resultados basados en diseños tecnológicos simulados de 65nm demuestran que el acelerador neuronal inexacto propuesto podría lograr ahorros de 43.91%-62.49% en el consumo de energía (con ahorros correspondientes en retraso y área de 18.79% y 31.44% respectivamente) en comparación con la implementación existente de redes neuronales de referencia, a costa de una pérdida de precisión (cuantificada como el Error Cuadrático Medio (ECM) que aumenta de 0.14 a 0.20 en promedio).
Du et al. (Wed,) estudiaron esta cuestión.