Un p-well retrógrado para un CMOS de mayor densidad

Se describe una nueva técnica para la formación de p-well (o n-well) en CMOS, utilizando un implante profundo seguido de un breve recocido. Esto resulta en un perfil retrógrado, permitiendo un pozo mucho más superficial, una gran reducción en el espaciamiento de dispositivos de canal p-n (5-6 µm frente a 10-15 µm) y una oportunidad para reducir el riesgo de latch-up. Esta técnica es más propicia para la escalabilidad con la promesa de un rendimiento significativamente mejor que los métodos convencionales de formación de pozos. El p-well retrógrado se ha aplicado con éxito a una SRAM estática 4K CMOS con reducción lineal, demostrando su viabilidad.