Lógica Asíncrona Reconfigurable

Los desafíos en la asignación de lógica asíncrona a un sustrato flexible incluyen el desarrollo de un equilibrio entre flexibilidad a nivel de circuito, complejidad de asignación y sobrecarga lógica. Hemos desarrollado una arquitectura de flujo de datos reconfigurable que aborda estos desafíos, y también hemos creado el flujo de síntesis necesario para asignar diseños a la arquitectura. La arquitectura explota algunas de las características únicas de la lógica asíncrona y alcanza un rendimiento que supera significativamente a los FPGA asíncronos anteriores.