2-स्टेज वोल्टेज रैम्प-अप SRAM भौतिक अनक्लोनेबल कार्य का डिज़ाइन

स्टैटिक रैंडम एक्सेस मेमोरी (SRAM) द्वारा लागू किया गया सिलिकॉन भौतिक अनक्लोनेबल कार्य (PUF) परिवेश और सर्किट के शोर के कारण अस्थिर सेल्स का अंतर्निहित कमी होता है, जो इसकी पुनरुत्पादकता को महत्वपूर्ण रूप से सीमित करता है। इस पेपर में, एक 16T SRAM सेल जिसे रीसेट-डिले सर्किट और 2-स्टेज वोल्टेज रैम्प-अप के साथ तैयार किया गया है, का वर्णन किया गया है। पारंपरिक SRAM संरचना की तुलना में, प्रत्येक PUF सेल एक जोड़ी पुल-अप PMOS (P-चैनल मेटल ऑक्साइड सेमीकंडक्टर) और पुल-डाउन NMOS (N-चैनल मेटल ऑक्साइड सेमीकंडक्टर) को जोड़ता है जिसे क्रमशः रीसेट और डिले-रीसेट सिग्नल द्वारा नियंत्रित किया जाता है, जिससे वोल्टेज बढ़ाते समय विभिन्न संवर्धन गुणांक के साथ दो सकारात्मक फीडबैक स्टेज बनते हैं। PUF श्रृंखला में 4064 सेल्स, 322 डमी सेल्स और 8 श्रृंखला-जोड़े इन्वर्टर्स का समूह शामिल है, जिसका क्षेत्रफल 304 μm × 650 μm है ताकि डिजिटल पोस्ट-प्रोसेसिंग मॉड्यूल के साथ मेल खा सके। PUF टेस्ट चिप HH-Grace 110 nm प्लेटफ़ॉर्म में तैयार की गई थी जिसमें कुल क्षेत्रफल 1140 × 1140 μm² है। SOP16 पैकेज में सामान्य बिंदु (1.5 V/25 ℃) पर मापे गए 50 PUF चिप्स के औसत HDintra (इन्ट्रा-चिप हैमिंग दूरी, साथ ही बिट त्रुटि दर, BER) और HDinter (इंटर-चिप हैमिंग दूरी) मान क्रमशः 1.92% और 49.85% थे।