Key points are not available for this paper at this time.
नेटवर्क सुरक्षा अनुप्रयोगों के लिए पुनः कॉन्फ़िगरेटेबल हार्डवेयर का उपयोग हाल ही में बहुत आगे बढ़ गया है क्योंकि क्षेत्र-प्रोग्रामेबल गेट एरे (FPGA) उपकरणों ने बड़े और तेज़ संसाधनों प्रदान किए हैं। एक घुसपैठ पहचान प्रणाली का प्रदर्शन दो मैट्रिक्स पर निर्भर करता है: थ्रूपुट और कुल पैटर्न की संख्या जो किसी उपकरण पर फिट हो सकती है। इस पेपर में, हम बिट-स्प्लिट स्ट्रिंग-मैचिंग आर्किटेक्चर के FPGA कार्यान्वयन विवरण पर विचार करते हैं। बिट-स्प्लिट एल्गोरिदम बड़े हार्डवेयर स्टेट मशीनों को एक ऐसे रूप में परिवर्तित करने की अनुमति देता है जिसमें बहुत अधिक मेमोरी दक्षता होती है। हम आर्किटेक्चर को IDS की अत्याधुनिक आवश्यकताओं को पूरा करने के लिए विस्तारित करते हैं। हम दिखाते हैं कि आर्किटेक्चर को FPGA कार्यान्वयन के लिए प्रभावी ढंग से अनुकूलित किया जा सकता है। हमने पैटर्न मेमोरी सिस्टम पैरामीटर को अनुकूलित किया है और एक बाहरी नियंत्रक के साथ संचार के लिए नए इंटरफेस हार्डवेयर विकसित किए हैं। समग्र प्रदर्शन (बैंडविड्थ * पैटर्न की संख्या) FPGA में लागू अन्य मेमोरी-आधारित स्ट्रिंग मिलान आर्किटेक्चर के साथ प्रतिस्पर्धी है।
Jung et al. (Sun,) studied this question.