मल्टी-कोर CPUs पर मुख्य-यादhash जोड़: अंतर्निहित हार्डवेयर के लिए ट्यूनिंग

मल्टी-कोर CPUs के साथ प्रस्तुत आर्किटेक्चरल परिवर्तनों ने मुख्य-मेमोरी जोड़ एल्गोरिदम के फिर से डिज़ाइन को प्रेरित किया है। पिछले कुछ वर्षों में, दो विपरीत दृष्टिकोण सामने आए हैं। एक दृष्टिकोण आमंत्रित करता है कि हार्डवेयर के पैरामीटर (कैश साइज, TLB, और मेमोरी बैंडविड्थ) के अनुसार एल्गोरिदम को सावधानीपूर्वक आकार दिया जाए। दूसरा दृष्टिकोण यह तर्क करता है कि आधुनिक हार्डवेयर कैश और TLB मिस विलंबताओं को छिपाने में पर्याप्त अच्छा है और, परिणामस्वरूप, सावधानीपूर्वक आकार देने की आवश्यकता नहीं है बिना प्रदर्शन का बलिदान किए। इस पेपर में हम विभिन्न एल्गोरिदम और आर्किटेक्चर का प्रयोगात्मक विश्लेषण करके दिखाते हैं कि हार्डवेयर अभी भी महत्वपूर्ण है। हार्डवेयर के प्रति सतर्क जोड़ एल्गोरिदम हार्डवेयर-निस्संदेह दृष्टिकोणों से बेहतर प्रदर्शन करते हैं। पेपर में विश्लेषण और तुलना दिखाती हैं कि साहित्य में प्रकट जोड़ एल्गोरिदम के व्यवहार के संबंध में कई दावे चयन प्रभावों के कारण हैं (सापेक्ष तालिका आकार, tuple आकार, अंतर्निहित आर्किटेक्चर, क्रमबद्ध डेटा का उपयोग करना, आदि) और विभिन्न पैरामीटर सेटिंग के तहत चलाए गए प्रयोगों द्वारा समर्थित नहीं हैं। विश्लेषण के माध्यम से, हम यह स्पष्ट करते हैं कि आधुनिक हार्डवेयर डेटा ऑपरेटरों के कार्यान्वयन को कैसे प्रभावित करता है और आज तक के लिए सबसे तेज़ रेडिक्स जोड़ का कार्यान्वयन प्रदान करते हैं, जो प्रति सेकंड लगभग 200 मिलियन tuples तक पहुंचता है।