FPGAを用いた複雑なプリミティブの検出器内再構成

ムーアの法則の減速と、ますます増加するデータレートを伴う将来のHEP実験の高まる要求は、データ再構成とトリガーシステムに重要な計算上の課題をもたらし、新しい計算方法論の探索を促しています。本研究では、自然の脳（「網膜アーキテクチャ」）による視覚画像の処理に触発された、大規模並列パターン認識アプローチに依存するFPGAベースのトラッキングシステムについて論じます。この方法は、ハードウェアの高効率利用、低消費電力、非常に低いレイテンシーを可能にします。このアプローチに基づき、LHCb Upgrade-IIプロジェクト内でデバイスが設計され、LHCの今後のRun 4中に前方受容領域でリアルタイムでトラック再構成を実行することを目指しています。この革新的なデバイスは、イベントビルディングの前にトラック再構成を行い、あたかも検出器によって直接生成されたかのように、プロセッサファームに前再構成されたトラック（「プリミティブ」）を透明に提供できる短い時間内で行います。これにより、高レベルの計算リソースの大幅な節約が可能となり、それ以外では扱えないような高いルミノシティを処理できるようになります。このプロジェクトの実現可能性は、LHC Run 3の通常のDAQと並行して実際のLHCbデータを積極的に処理していた現実的なハードウェアプロトタイプで行ったテスト結果によって裏付けられています。