RV321を使用したRISc-Vに基づくマルチクロックパイプラインプロセッサの実装

本研究の主要な目的は、複数のクロックドメインで動作するオープンソースのRV32Iバージョン2.0 RISC-V ISAに基づいた32ビットパイプラインプロセッサを作成することです。RISC（リデュースドインストラクションセットコンピュータ）と呼ばれるプロセッサは、CISC（コンプレックスインストラクションセットコンピュータ）よりも少ないハードウェアを使用して、命令セットの複雑さを減少させ、命令ごとの実行時間を短縮します。さらに、私たちはこのプロセッサを5層のパイプラインで構築し、命令の同時処理を可能にしました。すべての手順は詳細に説明されており、必要なブロックダイアグラムがサポートされています。クロックスキューやメタ安定性などの可変遅延をステージパイプラインレジスタ内で回避するために、2つのクロックソースを使用した複数のクロックドメインが採用されています。