TeraPool-SDR: 次世代オープンソースソフトウェア定義ラジオ用の1.89TOPS 1024 RVコア4MiB共有L1クラスタ

無線アクセスネットワーク（RAN）のワークロードは、5G（およびそれ以降）の規格がアンテナ数とサブキャリア数を増やすにつれて、データ処理の強度とスループットが急速に増加しています。柔軟なプロセッシングエレメント（PE）、効率的なメモリアクセス、そして生産的な並列プログラミングモデルを提供する多コアクラスタは、次世代のソフトウェア定義RANに適したアーキテクチャですが、驚異的なパフォーマンス要件が高い数のPEを要求し、極めて高い電力、パフォーマンスおよび面積（PPA）効率が求められます。私たちは、1024の遅延耐性を持つコンパクトなRV32 PEを搭載し、4MiB、4096バンクのL1メモリのグローバルビューを共有するソフトウェア定義ラジオ（SDR）用のクラスタであるTerapool-SDRのアーキテクチャ、設計、および完全な物理実装を示します。TeraPool-SDRの様々な実行可能な構成を報告し、12nm FinFET技術で、730MHz、880MHz、924MHz（TT/0. 80 V/25 C）で動作する超高帯域幅のPE-L1メモリインターコネクトを特徴としています。TeraPool-SDRクラスタは、5G RANのすべてのSDRキーカーネルにおいて高いエネルギー効率を達成しています：高速フーリエ変換（93GOPS/W）、行列乗算（125GOPS/W）、チャネル推定（96GOPS/W）、および線形システム逆行列（61GOPS/W）。すべてのカーネルにおいて、消費電力は10W未満であり、業界標準に準拠しています。