Key points are not available for this paper at this time.
乗算は神経ネットワークの処理素子において最もリソースを消費する操作です。本論文では、ASICベースのDNNアクセラレータに特化した新しい適応型フォールトトレラント近似乗算器のアーキテクチャを提案します。AdAMは、未使用の加算器リソースの最適化を通じて故障検出のために入力のリーディングワン位置値の非従来の利用に依存する適応型加算器を採用しています。提案されたアーキテクチャは、検出された故障ビットをゼロに設定する軽量な故障緩和技術を使用します。ハードウェアリソースの利用とDNNアクセラレータの信頼性指標を用いて、提案された解決策を乗算におけるトリプルモジュラ冗長性(TMR)、保護されていない正確な乗算、および保護されていない近似乗算と比較します。提案されたアーキテクチャは、TMRで保護された乗算器に近い信頼性レベルでの乗算を可能にし、正確な乗算器と比較して63.54%少ない面積を使用し、39.06%低い電力遅延積を持つことを示しています。
Taheri et al. (Mon,) はこの問題を研究しました。