極めてスケールされたシリコンナノCMOSデバイス

シリコンベースのCMOS技術は、ナノメートル領域にうまくスケールされます。シリコンオンインシュレーター基板上に製造された高性能の平面ウルトラスリムボディデバイスは、15nmのゲート長までデモンストレーションされています。また、私たちはFinFETを導入しました。これは比較的単純に製造でき、10nm未満のゲート長にスケール可能な二重ゲートデバイス構造です。この論文では、これらの技術のいくつかの重要な要素が説明されています。これには、サブリソグラフィックパターニング、キャリア移動度への結晶方位と粗さの影響、ゲート仕事関数エンジニアリング、回路性能、プロセス誘発変動への感度が含まれます。