神経モルフィックなスパイクベースの皮質処理のためのリアルタイムAER 2-D畳み込みハードウェア

本稿では、任意の形状のプログラム可能なカーネルを使用してリアルタイム画像畳み込みを実行するチップを示します。このチップは、実装された回路およびシステムレベルの技術を検証するために、サイズが縮小された最初の実験プロトタイプです。畳み込み処理は、スパイクベースで生物学的にインスパイアされた画像およびビデオ表現技術であるアドレス–イベント表現（AER）技術に基づいており、より多くの情報を持つピクセルの通信帯域幅を優先します。最初のテストプロトタイプとして、16 \, \, 16のピクセルアレイが実装されており、プログラム可能なカーネルサイズは最大16\, \, 16です。このチップは、標準の0.35-μm補完金属酸化物半導体（CMOS）プロセスで製造されています。この技術はまた、こうしたチップの2-Dアレイを組み立てることによって、より大きなサイズの画像を処理することを可能にします。ピクセル操作は、低消費電力の混合アナログ–デジタル回路技術を活用しています。関与する電流が非常に小さい（ナノアンペアまたはピコアンペアまで）ため、重要な量のピクセル領域がミスマッチキャリブレーションに充てられています。チップの残りの部分は、同期型および非同期型のデジタル回路技術を使用しています。製造されたチップは、ピクセルレベルおよびシステムレベルの両方で徹底的にテストされました。特定のコンピュータインターフェースが、従来のコンピュータからAERストリームを生成し、畳み込みチップへの入力として供給し、畳み込みチップから出てくるAERストリームを取得して、コンピュータ上で保存および分析するために開発されました。広範な実験結果が提供されています。本稿の最後に、私たちは