チャネル欠陥自己補償効果によって実現された高性能トップゲートおよびダブルゲート酸化物半導体強誘電体フィールド効果トランジスタ

本稿では、トップゲート（TG）酸化物半導体強誘電体フィールド効果トランジスタ（FeFET）を実現するための低熱バジェット欠陥設計プロセスを示します。 demonstrated TG FeFETは、チャネル長が40 nmにスケールダウンされており、2 Vの高い安定化された強誘電体メモリーウィンドウ（MW）と10^{6}の高い電流ON/OFF比を示します。これは、インジウム-ガリウム-亜鉛-酸化物（IGZO）チャネル界面およびバルクに存在するIntrinsicな酸素欠損欠陥をパッシベートするための欠陥自己補償効果をもたらす設計されたInGaZnOx (IGZO)およびInSnOx (ITO)ヘテロ接合チャネルによって達成されます。効果的な界面/バルク欠陥のパッシベーションと、欠陥誘発型チャネルキャリア濃度の良好な制御は、実現するのが notoriously難しかったです。したがって、バックエンドオブライン（BEOL）熱バジェット制約での性能に優れたTG酸化物ベースのFeFETの実現は依然として重要な課題です。我々の研究は、FETおよびFeFETにおけるヘテロ接合チャネル工学がこの課題を克服するための信頼できる解決策であることを示しています。このような技術を用いることで、ダブルゲート（DG）ITO–IGZO FeFETおよびFETを実現できるようになります。このようなデバイスは、極めて低いオフ状態リーク、高いスイッチ導通比、メモリー読み書き干渉のない機能を提供するBEOL対応の再構成可能な不揮発性ロジックスイッチを可能にします。