パターン電極垂直電界効果トランジスタ：理論と実験

最近報告されたパターン電極垂直電界効果トランジスタ（PE-VFET）の新しいアーキテクチャに関する理論的および実験的調査を提示します。この調査は、デバイスの挙動における埋め込まれたソース電極アーキテクチャの役割に焦点を当てています。電流-電圧特性は自己無矛盾数値シミュレーションを用いて明らかにされ、PE-VFETアーキテクチャに関するガイドラインが得られました。これには、オン/オフ電流比、出力電流密度、および明らかな閾値電圧が含まれます。電流変調特性は、ゲートバイアス下でのPEナノフィーチャ（すなわち、貫通孔）における仮想接触の形成を通じて得られ、これによりドレインバイアス下での垂直チャネルが形成されます。垂直チャネルが形成されると、デバイス特性は接触制限から空間電荷制限に変化します。分析モデルの強さは、ブロックコポリマーリソグラフィーを用いて製造された測定されたPE-VFETデバイスに適用されたパラメータ抽出手順と適切なシミュレーション結果によって示されています。