CMOS N3を超えたための補完型FET（CFET）

p型フィン上に積層されたn型垂直シートから構成される補完型FET（CFET）デバイスが、設計技術共同最適化（DTCO）フレームワーク内で評価されます。二重レベルアクセスを通じて、標準セル（SDC）とSRAMの両方を50%の構造スケーリングを提供します。提案されたプロセスフローは、製造可能性のために高さ寸法の正確な制御を必要とします。TCAD分析に基づくと、CFETは最終的にfinFETデバイスを上回り、パワーとパフォーマンスのN3目標を満たすことができます。それを達成するためには、薄いバリアを特徴とする先進的なMOL接触の導入により、深いビアの支配的な寄生抵抗を低下させる必要があります。