大規模並列アーキテクチャ向けの高速動的メモリアロケータ

大規模並列システムにおける動的メモリ割り当ては、要求されるグローバル同期のためにしばしば劇的な性能低下に悩まされます。これは、並行して多くのアロケーションまたはデアロケーション要求が発生する場合に特に真実です。この問題を緩和するために、現在の大規模並列ハードウェアのほとんどに見られるSIMD並列性を利用した方法を提案します。具体的には、SIMD並列ワープレベルで動作するハイブリッド動的メモリアロケータを提案します。実用的に関連するアルゴリズムやハードウェアシステムの大規模なクラスに対して満たすことができる追加の制約を使用することで、動的割り当てを大幅に高速化することができます。最新のCUDA対応グラフィックスカード用のプロトタイプ実装を提示し、最高で数桁の全体的な高速化を達成します。