ハードIP保護のための超低オーバーヘッド動的ウォーターマークスキャン設計

従来の法的手段とは異なり、デジタルウォーターマークは、非常に大規模な集積回路（VLSI）設計者が知的財産（IP）を保護するための効果的な自己保護メカニズムを提供します。しかし、既存のウォーターマーク技術は予測不可能でしばしば高い設計とパフォーマンスのオーバーヘッドを伴うため、実用的ではありません。本論文では、商業用IPの主要な形態であるハードIPを保護するための超低オーバーヘッドウォーターマークスキームを提案します。私たちのアプローチは、最適化されたスキャン設計が隣接する2つのスキャンセル間に2つの補完的な接続を使用するという観察に基づいています。このようなスキャン設計の柔軟性は、ウォーターマーク制約を埋め込むための手段を提供します。これは、ローカル配線の再配置やダミースキャンセルの追加によって便利に実装できます。テストベクタは、テストカバレッジを保証するためにウォーターマークされた接続スタイルを反映するように変更されます。このアプローチは、2つのユニークな特徴を提供します：1）超低オーバーヘッド、2）容易な検出性。まず、スキャンチェーンの順序が維持され、これらの変更がローカルであるため、提案されたウォーターマーク技術は、面積、電力、速度の観点で超低オーバーヘッドを導入します。次に、ウォーターマークはテストベクタおよび/または対応するスキャン出力から抽出できます。実験結果は、パフォーマンスオーバーヘッドが無視できる（ほとんどのケースではほぼゼロ）ことを検証し、ウォーターマークは様々な可能な攻撃に対して弾力性があることを示しています。