コアベースのシステムチップのための構造化テスト再利用方法論

本論文では、コアベースのシステムチップのための構造化テスト再利用方法論とインフラストラクチャについて説明します。この方法論は、システムチップ内の仮想コンポーネントへのアクセスを提供する構造化テストバスフレームワークの使用に基づいており、これらのコンポーネントのテスト方法論とテストベクタを再利用することができます。コンポーネントを修正することなく、テストアクセス、分離、相互接続およびシャドウロジックテストの問題に対処します。これにより、ポート数がチップピン数よりも多いコアでも対応が可能です。この方法論を実装するために必要なテストエリアのオーバーヘッド（テストバスのルーティングを含む）は、1%未満になる可能性があります。