チップ上のGzip

ロスレスデータ圧縮のハードウェア実装は、データセンターのストレージデバイスの容量/コスト/電力最適化や、高速ネットワークの通信チャネルにとって重要です。本研究では、オープンコンピューティング言語（OpenCL）を使用して、フィールドプログラマブルゲートアレイ（FPGA）上で高速データ圧縮（Gzip）を実装します。非常にパイプライン化されたカスタムハードウェア実装を活用して、標準的な圧縮ベンチマークに対して2倍以上の圧縮比で約3 GB/sの高スループットを達成する方法を示します。高度に調整されたCPU実装と比較すると、我々のOpenCL FPGA実装のワット当たりの性能は12倍向上し、圧縮比は同等です。また、OpenCLのような高水準言語とVerilogのようなハードウェア記述言語の間のギャップを定量化するために、Gzipの手動コーディング商業実装と我々の実装を比較します。OpenCLの性能はVerilogより5.3%低く、面積は2%多くのロジックを必要とし、FPGAの利用可能メモリリソースの25%が追加で必要ですが、生産性の向上は著しいです。