教師なしオンライン学習を特徴とするデジタルCMOS神経形態プロセッサの設計

計算集約的で電力効率の良い脳は、認識と分類タスクを解決するための広範な神経ネットワークのインスピレーションの源となっています。定義されたラベル付きデータセットで非常に成功を収めている教師あり深層神経ネットワーク (DNN) と比較して、教師なし学習ルールを持つ生物的妥当性のあるスパイキング神経ネットワーク (SNN) は、大量のラベルなしデータからトレーニングと表現を学ぶのに適している可能性があります。このような教師なしSNN向けに、高密度で低消費電力のハードウェアを設計するために、トランジスタスケーリングと動的電圧スケーリングを最大限に活用できる神経形態プロセッサ用のデジタルCMOS回路を採用します。例示的な作業として、2つの神経形態プロセッサ設計を紹介します。まず、スパイキングニューロンの小規模ネットワークのために設計された45nm神経形態チップです。メモリ(64k SRAMシナプス)と計算(256デジタルニューロン)の緊密な統合を通じて、チップはパターン認識タスクで0.53Vの供給でオンチップ学習を示します。次に、脳センサアプリケーション向けに教師なしオンラインスパイククラスタリングを実行する65nm神経形態プロセッサが1.2kデジタルニューロンと4.7kラッチベースのシナプスを用いて実装されます。このプロセッサは、0.3V供給で9.3μW/chの消費電力を示します。シナプスハードウェアの精度、効率的なシナプスメモリアレイアクセス、過学習、および電圧スケーリングについて、CMOSスパイキング神経ネットワークの高密度かつ電力効率の良いオンチップ学習が議論されるでしょう。