モバイルアプリケーション向けのゲートリーク抑制回路を持つ90nm低消費電力32Kバイト埋込SRAM

100nm未満の世代では、ゲートトンネリングリーク電流が増加し、ゲート酸化膜の厚さが減少することに基づいてLSIの総待機リーク電流を支配します。我々は、SRAMのゲートリーク電流を低減するために、ローカルDCレベル制御（LDLC）と自動ゲートリーク抑制ドライバーを使用することを提案します。90nm CMOS技術を使用して32KBの1ポートSRAMを設計・製造しました。6T-SRAMセルのサイズは1.25μm²です。評価の結果、32KB SRAMの待機電流は1.2V、室温で1.2μAです。これは従来のSRAMの7.5%に低減されました。