저지연 고처리량 다중 정밀도 융합 부동소수점 나눗셈 및 제곱근 장치 설계

이 논문은 골드슈미트 알고리즘을 기반으로 나눗셈(DIV) 및 제곱근(SQRT) 연산을 처리하는 저지연, 고처리량 융합 부동소수점 장치(FPU)의 혁신적인 설계를 제안한다. 상업용 프로세서의 기존 FPU는 DIV 및 SQRT의 복잡성으로 인해 긴 지연, 낮은 처리량, 상당한 하드웨어 소비 문제로 고통받고 있다. 우리의 설계에서는 곱셈기 비트 폭을 줄이기 위해 혁신적인 오류 분석 방법을 사용한다. 또한, DIV와 SQRT를 정교하게 통합하여 자원 재사용을 개선한다. 추가로, 파이프라인 구조는 다중 정밀도 지원과 높은 처리량을 보장한다. 우리는 설계를 검증하기 위해 100조 개의 무작위 테스트를 수행하였으며, IEEE 754 단일 정밀도(SP) 및 이중 정밀도(DP) 표준 준수를 입증하였다. 결과는 우리의 설계가 성능 면에서 기존 FPU를 능가할 뿐만 아니라 DIV 및 SQRT 연산을 위한 자원 재사용을 크게 달성함을 보여준다.