유기 반도체 필름 내 트랩으로 인해 발생하는 에너지 변동은 고유한 전하 수송에 상당한 도전을 제시하며, 유기 전자 장치의 효율성, 안정성 및 균일성을 심각하게 저해합니다. 여기에서는 트랩 유도 국소 에너지 장벽을 능동적으로 조절하기 위한 정밀한 전기장 엔지니어링 전략을 제안하여 유기 박막 트랜지스터(OTFT)에서의 전하 수송을 개선합니다. 우리의 결과는 단일층 C10-DNTT 다결정에서의 전하 수송이 적용된 전기장에 매우 민감하다는 것을 보여줍니다. 측면 전기장을 증가시키면 트랩 유도 장벽 높이를 열전압 수준(kBTq)으로 효과적으로 줄이고, 이동도는 2배 이상 증가시킵니다. 또한, 97.1%의 이동도 균일성을 가진 OTFT 배열과 전력 소비가 0.5 nW 이하인 전압 이득이 3200을 초과하는 증폭기를 시연합니다. 이러한 성능 지표는 유연한 증폭기 및 극저전력 아날로그 회로의 응용에 상당한 가능성을 지니고 있습니다.
Zhou et al. (Wed,)는 이 질문을 연구했습니다.