머리 집합체 트로이안 탐지를 위한 머신 러닝: 튜토리얼

IC 설계 및 개발의 성장과 세계화에 따라 디자이너와 디자인 하우스의 수가 증가하고 있습니다. 제조 시설을 설정하는데 쉽게 200억 이상이 소요될 수 있으며, 고급 노드의 비용은 더 클 수 있습니다. 자체적으로 칩을 생산할 수 없는 IC 설계 하우스는 종종 다른 국가에 있는 외부 파운드리를 사용할 수밖에 없습니다. 이러한 외부 파운드리와 신뢰를 구축하는 것은 도전이 될 수 있으며, 이러한 파운드리는 신뢰할 수 없는 것으로 간주됩니다. 글로벌 반도체 공급망에서 이러한 신뢰할 수 없는 파운드리를 사용하는 것은 민감한 애플리케이션을 위한 제조된 IC의 보안에 대한 우려를 불러일으켰습니다. 이러한 보안 위협 중 하나는 하드웨어 트로이안(HT)으로 제조된 IC의 적대적 감염입니다. HT는 회로의 논리를 제어, 수정, 비활성화 또는 모니터링하기 위해 악의적으로 수정된 것으로 광범위하게 설명될 수 있습니다. 기존의 VLSI 제조 테스트 및 검증 방법은 이러한 악의적 수정의 다른 비모델링된 특성 때문에 HT를 탐지하는 데 실패합니다. 현재 가장 발전된 HT 탐지 방법은 전력 분석, 전원 공급 일시적 분석, 지역 공급 전류 분석, 온도 분석, 무선 전송 전력 분석 및 지연 분석과 같은 IC에서 수집된 다양한 부가 채널 정보의 통계적 분석을 활용합니다. HT를 탐지하기 위해 대부분의 방법은 트로이안이 없는 기준 황금 IC가 필요합니다. 이러한 황금 IC에서 서명을 추출하여 HT가 있는 IC를 탐지하는 데 사용됩니다. 그러나 황금 IC에 대한 접근이 항상 가능하지는 않습니다. 따라서 황금 IC가 필요하지 않은 HT 탐지 메커니즘이 필요합니다. 머신 러닝(ML) 접근법은 황금 IC의 필요성을 제거하는 데 매우 유용한 것으로 나타났습니다. HT 탐지를 위한 ML 활용에 대한 최근 연구는 이 목표 달성에 유망한 것으로 보여졌습니다. 따라서 이 튜토리얼에서는 HT 탐지의 도전 과제를 해결하기 위한 솔루션으로 ML 활용 방법을 설명합니다. 추가로, ML 지원 HT 탐지를 자동화하기 위한 전자 설계 자동화(EDA) 도구 흐름을 설명할 것입니다. 더 나아가 ML 지원 HT 탐지 솔루션의 이점을 논의하기 위해 HT 탐지를 위한 신경망(NN) 지원 타이밍 프로파일링 방법을 시연할 것입니다. 마지막으로 ML 지원 HT 탐지 방법의 단점과 개방형 과제에 대해 논의할 것입니다.