Key points are not available for this paper at this time.
지터는 고속 소스 동기 I/O 링크에서 최대 달성 가능한 데이터 전송 속도(MADR)를 상당히 제한합니다. 본 논문에서는 소스 동기 I/O 링크에서 송신기와 수신기 지터를 포괄하는 간단한 모델을 제시합니다. 우리는 채널이 높은 데이터 속도에서 송신 지터에 미치는 중요한 영향을 보여주며, 전형적인 경우에 대해 1.1배에서 3.8배의 지터 증폭을 초래합니다. 우리는 고속 I/O 링크의 지터로 인한 송신/수신 평형화 및 다중 레벨 변조 방식의 성능 저하를 정량화합니다. 성능에 대한 지터의 영향을 완화하기 위한 두 가지 설계 기술을 제시합니다 - 느린 소스 동기 클락의 전송과 지터 평형화. 두 기술 모두 20" FR4 채널을 통해 신호를 전송할 때 MADR을 13% 향상시킬 수 있습니다.
Balamurugan et al. (Thu,)은 이 질문을 연구했습니다.
Synapse has enriched 5 closely related papers on similar clinical questions. Consider them for comparative context: