Key points are not available for this paper at this time.
전압 감소를 위한 두 가지 기술이 제시되며, 이 두 가지 모두 디지털 CMOS 회로의 전력 소비를 상당히 줄일 수 있습니다. 고정 전압 감소는 낮은 초기 소비를 가진 소형 시스템에 적용할 수 있지만, 최적의 전압에 도달하지 못하며 회로의 올바른 작동이 보장되지 않습니다. 자가 조정된 전압 감소는 더 큰 디지털 시스템에 적합합니다. 디지털 회로의 올바른 작동이 보장되며, 공급 전압은 속도 요구 사항에 대해 최적에 가깝습니다. 이 기술은 고정된 기술보다 더 다재다능하고 정확하며 신뢰성이 높습니다.
Kaenel et al. (Mon,)은 이 질문을 연구했습니다.