EasyNet: HLS를 위한 100 Gbps 네트워크

데이터 센터에서 FPGA의 대규모 배치는 분산 애플리케이션을 가속화할 수 있는 새로운 기회를 열어주고 있습니다. 그러나 분산 FPGA 애플리케이션 개발은 두 가지 이유로 여전히 어렵습니다. 첫째, 일반적으로 이용할 수 있는 개발 프레임워크(예: Xilinx Vitis)는 네트워킹에 대한 명시적인 지원이 부족합니다. 개발자는 호스트, FPGA 및 네트워크 간의 데이터 전송을 처리하기 위해 자체 인프라를 구축해야 합니다. 둘째, 네트워크에 접근하고 패킷을 처리하기 위해 저수준 인터페이스를 사용하는 것은 분산 애플리케이션을 더욱 복잡하게 만듭니다. 이상적으로는, 양방향 및 집단 작업 모두에 대해 고성능과 간단한 인터페이스를 결합해야 합니다. 이러한 비효율성을 극복하고 FPGA에서의 네트워킹 및 분산 애플리케이션에 대한 더 많은 연구를 가능하게 하기 위해, 우리는 먼저 성능 저하 없이 최첨단 FPGA 개발 프레임워크(Xilinx Vitis)에 오픈 소스 100 Gbps TCP/IP 스택을 통합하는 방법을 보여줍니다. 추가로, 우리는 포인트 투 포인트 및 집단 작업 모두에 대해 MPI와 유사한 통신 기본 요소 세트를 고수준 합성(HLS) 라이브러리로 제공합니다. 우리의 포인트 투 포인트 프리미티브는 100 Gbps 링크를 포화시키고, 우리의 집단 프리미티브는 낮은 대기 시간을 달성합니다. 우리의 접근 방식을 통해 개발자는 표준 인터페이스 뒤에 네트워크가 추상화된 고수준 언어로 하드웨어 커널을 작성할 수 있습니다. 실제 애플리케이션에서 사용 용이성과 성능을 평가하기 위해, 우리는 새로운 스택으로 K-평균 알고리즘을 분산시키고 각각 2개의 FPGA와 4개의 FPGA에서 각각 1.9배 및 3.5배의 처리량 증가를 달성합니다.