하드웨어 트로이안의 잠재적 트리거 탐지

IC 산업의 세계화 추세로 인해 점점 더 많은 칩이 외국 기업과 파운드리에 의해 설계 및 제조되고 있습니다. 이러한 세계화 추세의 모든 결과 중에서, 은밀하게 삽입된 하드웨어 트로이안(HT)의 가능성이 큰 보안 문제를 제기하고 있습니다. 최종 사용자나 호스트 회로의 원래 설계자가 인식하지 못한 상태에서, HT는 일반적으로 외부 설계 또는 제조 단계 중 하나에 은밀하게 삽입되어 휴면 모드에서 호스트에 거의 해를 끼치지 않으며, 트리거되면 기능을 방해하거나 호스트가 가진 비밀을 유출하게 됩니다. 이는 감염된 칩 위에 구축된 시스템의 심각한 보안 유출이 될 수 있습니다. 따라서 회로가 HT를 포함하고 있는지를 식별하는 것은 임무에 중요한 응용 프로그램에 대해 매우 중요합니다. HT 설계자의 관점에서 볼 때, 극단적인 상태 확률을 가진 넷은 HT 트리거링을 위한 희귀 상태 조합을 만드는 데 사용할 수 있습니다. 또한 HT 설계자는 전력 유출을 증가시키지 않기 위해 낮은 스위칭 확률을 가진 넷을 찾아 HT를 삽입합니다. 우리는 극단적인 상태 확률을 가진 넷을 극단 넷이라고 하고, 낮은 스위칭 확률을 가진 넷을 비활성 넷이라고 지칭합니다. 사고성 트리거링 또는 전력 분석의 가능성을 최소화하기 위해, 그들은 일반적으로 호스트의 모든 넷 중에서 극단적인 상태 확률(극단 넷) 또는 거의 스위치하지 않는 넷(비활성 넷)을 선택하여 HT의 트리거 부분을 구성하는 것이 더 좋다고 믿고 있습니다. 그러나 회로의 넷은 테스트 모드와 기능 모드에서 매우 다른 상태 확률과 스위칭 확률을 경험하며, 기존 연구는 전자를 고려한 것뿐입니다. 따라서 테스트 모드와 기능 모드 모두에서 낮은 활성도를 가진 넷이 “최고의 후보”가 될 것입니다. 본 논문에서는 먼저 기능 모드에서 낮은 활성도를 가진 넷을 찾기 위한 기초를 구축한 후, 빠른 휴리스틱 방법을 제안할 것입니다. 이 방법은 최소한의 복잡도로 실행되며 높은 정확도를 가지고 있으며, 인기 있는 벤치마크와 대형 회로에서 테스트되었습니다.