분산된 전역 메모리를 가진 다중 프로세서 컴퓨터를 위한 통신 구조

특정 내부 통신 메커니즘의 실행 가능성을 탐구하기 위해 실험용 다중 프로세서 컴퓨터가 설계되고 제작되었습니다. 이 시스템은 지역 버스에 연결된 전역 메모리의 일부를 포함하는 일곱 개의 처리 요소로 구성되었습니다. 각 프로세서에 대해 전역 메모리는 하나의 단일 선형 주소 지정 가능한 구조로 보입니다. 처리 요소는 모두 용량을 늘리기 위해 세 개의 별도 버스로 구성된 공통 전역 버스에 연결되었습니다. 메모리 사이클의 일부 내에서 각 요청에 대해 고유한 버스 선택을 할 수 있는 버스 선택 장치가 설계되었습니다. 실험 결과 분산 전역 메모리 및 전역 버스 시스템 기반의 통신 구조가 중간 규모 시스템에 효율적으로 사용될 수 있음을 보여주었습니다.