가속기 저장소

이 논문은 많은 가속기 아키텍처를 제시하며, 이는 동질 다중 코어 아키텍처의 확장성과 시스템 온 칩의 고성능 및 전력 효율적인 하드웨어 가속기를 결합한 설계 접근 방식입니다. 수십 개 또는 수백 개의 가속기가 포함된 시스템을 준비하기 위해, 다양한 가속기 풀을 특성화하고 각 가속기가 상당량의 SRAM 메모리(면적의 최대 90%)를 포함하고 있음을 발견합니다. 이 발견을 활용하여 가속기 간 메모리를 공유함으로써 가속기 면적을 최소화하는 확장 가능한 아키텍처 구성 요소인 가속기 저장소를 도입합니다. 우리는 두 개의 응용 프로그램에 대해 가속기 저장소를 평가하고 적은 오버헤드(성능 2%, 에너지 0%-8%)에 대한 30%의 상당한 시스템 면적 감소를 발견했습니다. 이 논문은 또한 가속기 저장소와 많은 가속기 아키텍처가 가능하게 하는 새로운 연구 방향을 식별합니다.