Diseño e implementación de un chip de hardware para redes neuronales profundas y su análisis de rendimiento

La red neuronal artificial (ANN) con una sola capa tiene una capacidad limitada para procesar datos. Múltiples neuronas están conectadas en el cerebro humano, y la capacidad real del cerebro radica en la interconexión de múltiples neuronas. Como generalización especificada del aprendizaje profundo de ANN, se utilizan dos o más capas ocultas, lo que implica que se requiere un mayor número de neuronas para construir el modelo. Una red que tiene más de una capa oculta, también conocida como dos o más capas ocultas, se denomina red neuronal profunda, y el proceso de entrenamiento de tales redes se denomina aprendizaje profundo. El artículo de investigación se centra en el diseño de una red neuronal multicapa o profunda presentada para el dispositivo de matriz de puertas programables en campo (FPGA) Spartan-6 (xc6stx4-2t9g144) FPGA. La simulación se realiza utilizando el software Xilinx ISE y ModelSim. Hay dos capas ocultas en las que se utilizan bloques de multiplexores (2×1) para procesar veinte neuronas en la salida de diez neuronas en la primera capa oculta y demultiplexores (1×2) y viceversa. La utilización del hardware se estima en FPGA para calcular el rendimiento del chip de hardware de red neuronal profunda basado en parámetros de memoria, flip flops, retraso y frecuencia. El diseño es escalable y aplicable a diversos dispositivos FPGA, lo que hace que el trabajo sea novedoso. Plataforma de aceleración de hardware neuromórfico basada en FPGA con alta velocidad y bajo consumo de energía para el procesamiento de picos discretos en hardware con un gran rendimiento en tiempo real.