A computação digital supercondutora (SDC) baseada em junções de Josephson (JJs) oferece um potencial significativo para aumentar a capacidade de processamento e reduzir o consumo de energia em comparação com abordagens convencionais baseadas em CMOS à temperatura ambiente. As famílias de lógica supercondutora atuais exibem características diversas em estratégias de clock, gerenciamento de energia e técnicas de codificação de informações. Este artigo revisa os avanços recentes em métodos de computação não convencionais especificamente projetados para circuitos digitais supercondutores, enfatizando a computação temporal e representações de trens de pulsos. Técnicas notáveis incluem lógica de corrida (RL), computação temporal de trens de pulsos (U-SFQ) e multiplicadores temporais, cada uma oferecendo vantagens únicas de desempenho e área adequadas para implementações supercondutoras. Além disso, este artigo revisa inovações em arquiteturas reconfiguráveis supercondutoras de granulação grossa (CGRA), arquiteturas de comunicação em chip específicas para supercondutores, interfaces de sensores criogênicos e eletrônica de controle de computação quântica. Por fim, destacamos os desafios de pesquisa que devem ser abordados para facilitar a adoção generalizada da computação digital supercondutora.
Michelogiannakis et al. (Ter,) estudaram essa questão.