Uma Estrutura Habilitada por FPGA para Design Automatizado Rápido de Circuitos Integrados Fotônicos

Este artigo introduz uma estrutura habilitada por FPGA para acelerar o processo de design automatizado para dispositivos de Circuito Integrado Fotônico (PIC). Os PICs são previstos como uma base para os semicondutores de próxima geração. No entanto, a complexidade do design de PIC apresenta desafios consideráveis. Técnicas de Aprendizado de Máquina (ML) mostraram-se promissoras no campo do design de PIC. O principal obstáculo, no entanto, é a duração prolongada do treinamento, restrita apenas pelo lento solucionador eletromagnético (EM) de Diferença Finita no Domínio do Tempo (FDTD). Propomos uma estrutura rápida com um acelerador FDTD de FPGA dedicado, projetado especificamente para acelerar a simulação de PIC. A avaliação foi realizada em comparação a ferramentas comerciais, com o acelerador de FPGA único superando tanto uma CPU multicore quanto um cluster de GPU. Realizamos a tape out e avaliamos os dispositivos PIC projetados por meio da estrutura proposta, e os resultados experimentais foram alinhados. Isso demonstra o ciclo completo de design, mostrando que a estrutura proposta, habilitada por FPGA, quebra o atual gargalo nesta área.