Key points are not available for this paper at this time.
Este artigo propõe uma nova arquitetura para processadores multicore, adaptada para computação paralela de alto desempenho. A arquitetura é fundada na noção inovadora de que problemas complexos podem ser decompostos em três subproblemas relativamente independentes: processamento de dados, gerenciamento de dados e comunicação de dados. Apresenta uma grade de pequenas unidades de processamento programáveis, interconectadas de forma intrincada a suas três unidades vizinhas, formando um ambiente fisicamente escalável e fractal. Com flexibilidade, modularidade e escalabilidade como pontos focais, esta arquitetura visa atender às demandas antecipadas de processamento de sinais em tempo real em futuros sistemas de telecomunicações e multimídia. Um aspecto notável da arquitetura proposta é seu suporte direto a recursos orientados a objetos em nível de hardware. Adoção de uma abordagem híbrida com Memória Scratchpad (SPM) combinada com Cache na hierarquia de memória on-chip melhora o desempenho e a adaptabilidade para aplicativos multicore sofisticados. O estudo destaca o gerenciamento de SPM e introduz uma estrutura de gerenciamento de dados dinâmica. Ao contrário dos métodos tradicionais de alocação de SPM que dependem de conhecimentos de compiladores ou de profiling, a abordagem proposta utiliza amostragem aleatória e teoria das probabilidades para prever dados de acesso frequente durante a execução. Este padrão dinâmico de acesso à memória orienta a alocação de SPM, garantindo a utilização ideal das vantagens da SPM em velocidade de acesso e consumo de energia, complementada pelo suporte de hardware da DataUnit. Este artigo apresenta uma mudança de paradigma na arquitetura de processadores multicore, oferecendo recursos avançados para atender às demandas em evolução da computação paralela, tornando-a bem adequada para os futuros sistemas de telecomunicações e multimídia.
Tabbassum et al. (sex,) estudaram essa questão.