Demonstração experimental de operação robusta em altas temperaturas com resistência de 10¹⁴ ciclos e V Th estável a 125 °C possibilitada pela escavação de IL em FEFETs com canal de Si

A degradação da resistência em FETs ferroelectricos convencionais com canal de Si (FEFETs) é predominantemente governada pela geração de armadilhas na camada interfacial de SiO₂ (IL), onde campos elétricos elevados aceleram a geração de defeitos, levando à triagem da polarização e ao colapso progressivo da janela de memória (MW). Neste trabalho, demonstramos que o uso da escavação para tornar a camada IL mais fina induz a formação de um SiOx subestoquiométrico, com capacitância mais alta, o que melhora dramaticamente as características de resistência do FEFET. Essa engenharia da IL resulta em uma redistribuição da tensão e em um novo modo de falha do FEFET conduzido pelo FE subjacente em vez da IL. Este paradigma de degradação impulsionado pelo FE proporciona três vantagens críticas: (1) supressão da deterioração da inclinação sublimiar (SS) ao minimizar o acúmulo de estados na interface, (2) estabilidade da MW durante ciclos prolongados, evidenciada por estados de VTh alto e baixo estáveis até a ruptura do FE, e (3) redução da latência de leitura após escrita devido à desarmadilha mais rápida das armadilhas na camada IL. Demonstramos também uma MW robusta a 125°C com resistência de 10⁴ ciclos e baixa SS. Além disso, quantificamos a geração de armadilhas e os campos elétricos nas camadas IL e FE utilizando simulações Ginestra™. Esses achados estabelecem um caminho inovador e eficiente para FEFETs com alta resistência e VTh estável por meio da implementação de um controle da degradação ferroelétrica baseado na engenharia da camada IL.