NTT(Number Theoretic Transform)는 다항식 곱셈을 효율적으로 할 수 있는 연산이며, PQC(Post Quantum Cryptography) 및 동형 암호화와 같은 차세대 암호 시스템의 연산 코어로 활용된다. 본 논문은 면적-시간 효율성을 목표로 FPGA에 구현된 NTT 하드웨어 가속기를 제안한다. 제안된 구조는 파이프라인 방식의 통합 버터플라이 유닛과 최적화된 모듈러 곱셈 기법을 활용하여 메모리 병목 현상과 하드웨어 오버헤드를 효과적으로 감소시킨다. 특히, 핑퐁 듀얼 포트 BRAM 메모리 접근 방식을 통해 유효 메모리 대역폭을 2배로 확장하고, 충돌 없는 데이터 접근과 두 개의 파이프라인 버터플라이 유닛을 이용한 병렬 처리를 지원한다. Xilinx Virtex-7 FPGA에 구현된 결과, 제안된 아키텍처는 1318 LUTs, 2020 FFs, 9 DSPs 및 4 BRAMs를 사용한다. 기존 설계 대비 최소 1.05배에서 최대 3.16배까지 향상된 효율성을 보였고 가장 낮은 ATP(Area-Time Product)를 달성하였다.
Kim et al. (Mon,) studied this question.