A Implementação de um Processador da Família Itanium com 2 Núcleos e Multithreading

O design do processador de servidor de alto desempenho com o codinome Montecito incorporou várias metas ambiciosas que exigiam inovação. A mais óbvia é a incorporação de dois núcleos legados em chip e, ao mesmo tempo, a redução do consumo de energia em 23%. Isso resulta em um aumento efetivo de 325% em MIPS por watt, o que exigiu um foco holístico na redução e gestão de energia. O próximo desafio na implementação foi garantir uma operação de circuito robusta e de alta frequência na geração do processo de 90 nm, que traz consigo um vazamento maior e maior variabilidade. Alcançar esse objetivo exigiu novas metodologias de design, um sistema de clock significativamente melhorado e ajustável, além de uma melhor compreensão do comportamento da nossa rede elétrica, tudo isso exigindo novos circuitos e capacidades. O aspecto final da melhoria do design do circuito envolveu o design de I/O para nosso barramento de sistema multi-drop legado. Para alimentar adequadamente os dois núcleos de alta frequência com largura de banda de memória, precisamos garantir espaço de frequência na operação do barramento. Isso foi alcançado por meio de várias inovações na controlabilidade e ajuste dos buffers de I/O, que também são discutidos.