基于可重配置三独立栅极晶体管的逻辑门汇编在FDSOI硬件中实现

摘要 本文介绍了完全由三独立栅重构晶体管构建的十六种不同逻辑门的电气特性。电路在全尺寸300 mm晶圆上制造，采用GlobalFoundries的22 nm完全耗尽绝缘体上硅工艺，并对基线CMOS流程进行了最小的修改。演示包括一个可重配置的2-2与或反相器门和一个由八个晶体管组成的全功能1位加法器。准静态和瞬态的晶圆测量确认了功能的正确性，并提供了当前设计和测试设置所施加的频率限制的见解。最后，为了探索可扩展性，基于实验实现的1位加法器模拟了一个进位加法器，说明了如何通过缩放器件和优化布局实现低功耗、兼容CMOS的应用。