Zeitverhalten von Analog-Pixel-Teststrukturen mit im Chip implementiertem Operationsverstärker im 65 nm CMOS-Bilderfassungsprozess

Im Kontext der CERN EP-Forschung und Entwicklung zu monolithischen Sensoren und dem ALICE ITS3-Upgrade wurde der 65-nm-Prozess der Tower Partners Semiconductor Co (TPSCo) für die Verwendung in der Hochenergiephysik qualifiziert und für das ALICE ITS3-Upgrade übernommen. Eine Analog-Pixel-Teststruktur (APTS) mit schneller, pixelbasierter Operationsverstärkerschaltung für eine kleine Matrix aus vier mal vier Pixeln, mit einem Sensor mit einer kleinen Sammelspannungselektrode und einem sehr nicht uniformen elektrischen Feld, wurde entworfen, um eine detaillierte Charakterisierung der Pixelperformance dieser Technologie zu ermöglichen. Mehrere Varianten dieses Chips mit unterschiedlichen Pixel-Designs wurden mit einem (120 GeV/c) positiven Hadronenstrahl charakterisiert. Dieses Ergebnis deutet darauf hin, dass die APTS-OA-Prototypvarianten mit der besten Leistung eine Zeitauflösung von 63 ps mit einer Detektionseffizienz von über 99 % und einer räumlichen Auflösung von 2 m erreichen, was das Potenzial der TPSCo 65-nm-CMOS-Bilderfassungstechnologie für die Hochenergiephysik und andere Bereiche, die präzise Zeitmessung, hohe Detektionseffizienz und hervorragende räumliche Auflösung erfordern, hervorhebt.