MemPol: Umfragenbasierte Regelung der Speicherbandbreite auf Mikrosekunden-Ebene pro Kern

Zusammenfassung In den heutigen Multiprozessor-Systemen auf einem Chip ist das gemeinsame Speichersubsystem eine bekannte Quelle für zeitliche Interferenzen. Das Problem führt dazu, dass logisch unabhängige Kerne sich gegenseitig in ihrer Leistung beeinflussen, was zu einer pessimistischen Worst-Case-Ausführungszeit-Analyse führt. Die Speicherregulierung durch Drosselung ist eine der praktischsten Techniken zur Minderung von Interferenzen. Traditionelle Regulierungsschemata verlassen sich auf eine Kombination von Timer- und Leistungszähler-Interrupts, die an den gleichen Kernen verarbeitet werden, die die Echtzeitarbeitslast ausführen. Leider kann zur Vermeidung von übermäßigem Overhead die Regulierung nur mit einer Granularität im Millisekundenbereich durchgesetzt werden. In dieser Arbeit präsentieren wir einen neuartigen Regelungsmechanismus von außerhalb der Kerne, der die Leistungszähler für die Aktivität des Anwendungs-Kerns im Hauptspeicher auf Mikrosekunden-Ebene überwacht. Der Ansatz ist für die Anwendungen auf den Kernen vollständig transparent und kann unter Verwendung von weit verbreiteten integrierten Debug-Einrichtungen implementiert werden. Der präsentierte Mechanismus ermöglicht auch eine komplexere Zusammenstellung von Metriken zur Durchführung von lastbewusster Regulierung. Zum Beispiel erlaubt er es, ungenutzte Bandbreite zwischen Kernen umzuverteilen, während die gesamte Speicherbandbreite aller Kerne unter einem bestimmten Schwellenwert bleibt. Wir implementieren unseren Ansatz auf einer Reihe von eingebetteten Plattformen und führen eine eingehende Bewertung auf den Plattformen Xilinx Zynq UltraScale+ ZCU102, NXP i.MX8M und NXP S32G2 unter Verwendung der San Diego Vision Benchmark Suite durch.